日期:2011-07-28 17:03
lar-CMOS-DMOS）工艺，采用 0.16m的曝光技术。利用该工艺，可在一枚芯片上集成绝缘层完全分离的高密度逻辑电路（1.8V和3.3V的CMOS）、最大耐压为300V的功率 MOSFET晶体管、低噪声元件以及高电阻寄存器。能够实现利用原来的体硅基板无法实现的ASIC.
验证芯片由意法半导体与世界顶级医疗器械厂商合作开发。是一款用于超声波扫描仪的芯片。此次的芯片可进行100沟道以上的处理，利用该芯片，能够实现拥有数千沟道的新一代超声波扫描仪。另外，利用现有的普通技术，一枚芯片只能进行8沟道左右的处理。