日期:2011-08-19 14:18
设计优化技术，如折叠 DSP 密集型设计以缩小设计尺寸等，从而使用尺寸更小的器件来降低静态功耗和成本。
从系统级层面来说，赛灵思对集成度的重视也获得了非常好的结果。例如，在单个 FPGA 上高度集成多个分立组件能够大幅降低系统 I/O 的总量，进而显著降低功耗。此外，在远程射频头中采用 DPD 等高级算法也能使电信设备制造商 （TEM） 使用功耗和成本均较低的功率放大器，这将对系统级功耗产生巨大影响。
显然，赛灵思认识到不能完全忽视晶体管和工艺节点技术在降低功耗方面的作用。与其前代 40 纳米系列相比，赛灵思 2