日期:2011-08-19 14:18
8 nm 7 系列 FPGA 将总体功耗锐降 50%。在晶体管技术方面，赛灵思的低功耗工艺及其对多种晶体管尺寸的使用，能够最大限度地降低静态功耗。赛灵思 FPGA 针对DSP、存储器以及 SERDES 使用硬模块，这与同类竞争 DSP 和其它 FPGA 设计相比最大限度地降低了动态功耗。
在晶体管层面解决功耗难题只是降低功耗和节约运营成本的一个起点，而只有全面综合地精细化改进所有相关方面，才能获得最出色的结果。
基于赛灵思 FPGA 的设计可充分利用业界领先的功能密度和高级无线电算法（如 DPD）来最小化外部电路并降低功率放大器的功耗